systemverilog 1.3
SystemVerilog adalah plugin Vim yang menawarkan sintaks untuk SystemVerilog.IEEE 1800 SystemVerilog adalah pertama bersatu deskripsi perangkat keras dan verifikasi bahasa (HDVL) standar industri. SystemVerilog adalah ekstensi utama didirikan IEEE 1364...