Dolphin Smash

Dolphin Smash adalah sinyal campuran dan multi-bahasa simulator gratis untuk PCB dan IC desain. Ini memperluas kemampuan untuk sinyal campuran sensitivitas-analisis dan kode-cakupan, untuk mengidentifikasi kelemahan sirkuit untuk desainer sadar DFM dan untuk mendeteksi kelemahan dalam testbenches Virtual.

Apa yang baru dalam rilis ini:

• Versi ini meningkatkan runtime loading file Verilog besar dengan nomor penting dari pelabuhan dan mengimplementasikan dukungan dari .malias direktif untuk menetapkan alias model atau Nama sub-sirkuit, bersama dengan sejumlah koreksi kecil.

Apa yang baru dalam versi 5.19.0:

• Versi ini menerapkan perbaikan besar untuk Instansiasi model perilaku (HDL / HDL-AMS) di netlists SPICE dengan campuran makro-model, kemampuan multi-threading yang lebih baik untuk meningkatkan kecepatan simulasi transien desain analog, Monte Carlo dan Sapu analisis pada desain logika, penampil domain mewarnai dengan fase dan besarnya melihat,. MODEL untuk model Verilog-A pengecoran, .NRT untuk kesetaraan memeriksa antara bentuk gelombang, dan kemampuan untuk menentukan direktori untuk mengarahkan semua file output.

Apa yang baru dalam versi 5.18.0:

• Versi ini menerapkan perbaikan besar di antaranya domain mewarnai untuk pendekatan pertama dari tiang / nol lokasi, direktif .PZ untuk tiang / nol analisis, dukungan file wav sebagai ouput desain logika, dan CCS fungsi pengolahan ekstraksi segmentasi.

Apa yang baru dalam versi 5.17.0:

• Versi ini menerapkan perbaikan besar termasuk diperpanjang Sikap tegas Berbasis Verifikasi (ABV) kemampuan dengan SystemVerilog Penegasan (SVA), sesuai dengan Verilog-AMS wreal untuk Real Senilai Modeling (RVM), meningkat Verilog-HDL dan Verilog-A kepatuhan bahasa, meningkatkan kompatibilitas HSpice dengan JIKA, .ELSIF, .ELSE, .ENDIF bersyarat menghasilkan laporan, dan dipercepat sirkuit pemuatan, Monte Carlo dan Sapu analisis.

Apa yang baru dalam versi 5.16.2:

• Versi ini memberikan peningkatan kecepatan yang signifikan untuk pemuatan file library SPICE dan sirkuit, terutama ketika mengakses file penting pada disk jaringan yang lambat.
• Sejumlah perangkat tambahan kecil dan perbaikan juga dilakukan.

Apa yang baru dalam versi 5.15.2:

• Sejumlah cacat dikoreksi dan beberapa perbaikan kecil dilaksanakan.

Apa yang baru dalam versi 5.15.1:

• SMASH - Viewer:
• Fitur tambahan:
• Ditambahkan menu untuk 'melipat semua' dan 'terungkap semua' item dalam editor teks (DDIsa05778 - SMASH 5.15.0).
• Ditambahkan pilihan dalam & quot; Tambahkan jejak & quot; dialog yang memungkinkan untuk melacak vektor logika nilai sebagai unsigned dalam grafik analog (DDIsa05953 - SMASH 5.15.0).
• Ditambahkan klik kanan entri menu di panel sirkuit yang memungkinkan untuk menghapus sirkuit baru-baru ini (DDIsa05981 - SMASH 5.15.0).
• entri Ditambahkan menu untuk menampilkan / menyembunyikan kiri dan panel bawah yang sebelumnya hanya bisa dilakukan dengan mengklik dua kali pada
• splitter (DDIsa06032 - SMASH 5.15.1).
• Realisasi ekspor setup aplikasi untuk direktori sirkuit dan pengeditan sirkuit con fi gurasi dengan dialog preferensi (DDIsa06034 - SMASH 5.15.1).
• Diimplementasikan kemungkinan untuk mengasosiasikan script Tcl dengan sirkuit untuk mendaftarkan sirkuit spesifik fungsi kait (DDIsa06098 - SMASH 5.15.1).
• Peningkatan penanganan kontrol simulator fi le update sehingga fi le asli tidak rusak ketika tidak ada ruang yang tersisa pada
• cakram (DDIsa06209 - SMASH 5.15.1)
.
• Modi fi kation:
• Modi fi kasi penanganan dialog FFT untuk memungkinkan spesifik kasi waktu negatif (DDIsa04663 - SMASH 5.15.0)
.
• Modi fi kasi SMASH tertanam Wine membangun di Linux untuk menghapus banyak pesan error Xlib dikeluarkan ketika menjalankan
• ditampilkan pada server Cygwin X (DDIsa05532 - SMASH 5.15.0)
.
• Diimplementasikan suhu standar sama dengan 25 degC ketika HSPICE fl avor dipilih (DDIsa05790 - SMASH 5.15.0).
• Modi fi kasi generasi operasi-titik fi le sehingga logika terkait data tidak output dengan default dan dapat diaktifkan melalui
• preferensi aplikasi (DDIsa05154 - SMASH 5.15.1).
• Modi fi ed parameter 'OP' arahan '.AC' dan '.NOISE' yang harus memiliki nilai default yang sama (DDIsa06037 - SMASH 5.15.1).
• Dikoreksi embeddedWinelib untuk memungkinkan pemuatan fi les dengan nama-nama jalan yang sangat panjang di Linux (DDIsa06193 - SMASH 5.15.1).
• Bug fi xing:
• Dikoreksi versi Wine dari SMASH agar dapat memuat sirkuit yang membutuhkan lebih dari 600 Mb memori yang dialokasikan (DDIsa05525 - SMASH 5.15.0).
• Mengoreksi menampilkan kuantitas VHDL-AMS internal dalam dialog add jejak (DDIsa06096 - SMASH 5.15.1).
• penanganan Dikoreksi dari direktif '.TRACE' yang seharusnya tidak menjadi kasus sensitif pada gelombang 'ONOISE' selama analisis suara (DDIsa06106 - SMASH 5.15.1).
• dikoreksi mengekspor audio fi les dari & quot; Audio File ... & quot; dialog yang batal dengan pesan kesalahan (DDIsa06117 - SMASH 5.15.1)
.
• Dikoreksi SNR & THD perhitungan bila dilakukan di jendela generik dari .FFT hasil fi le (DDIsa06192 - SMASH 5.15.1).
• penanganan Dikoreksi bentuk gelombang FFT dari * .fft.amf di jendela generik sehingga mereka dijepit pada -400dB bukan -300dB (DDIsa06240 - SMASH 5.15.1).
• penanganan Dikoreksi update cek yang dapat menyebabkan SMASH untuk kecelakaan di hadapan entri perubahan kosong (DDIsa06242 - SMASH 5.15.1).
• Dikoreksi gelombang superposing yang dinonaktifkan untuk logika simulasi (DDIsa06258 - SMASH 5.15.1)
.
• Dikoreksi tampilan nilai di Tera (DDIsa06264 - SMASH 5.15.1).
• SMASH - Batch:
• Fitur tambahan:
• Diimplementasikan kemungkinan untuk mengasosiasikan script Tcl dengan sirkuit untuk mendaftarkan sirkuit spesifik fungsi kait (DDIsa06098 - SMASH 5.15.1).
• Modi fi kation
• Dikoreksi embeddedWinelib untuk memungkinkan pemuatan fi les dengan nama-nama jalan yang sangat panjang di Linux (DDIsa06193 - SMASH 5.15.1).
• Bug fi xing:
• Dikoreksi versi Wine dari SMASH agar dapat memuat sirkuit yang membutuhkan lebih dari 600 Mb memori yang dialokasikan (DDIsa05525 - SMASH 5.15.0).
• SMASH - Kernel
• Fitur tambahan:
• Diimplementasikan dukungan direktif '.OPTION TNOM = val' untuk kompatibilitas dengan HSPICE (DDIsa05531 - SMASH 5.15.0).
• penanganan Diimplementasikan model C-Logic menggunakan Binary Simulasi Model (BSM) teknologi di rumah (DDIsa05602 - SMASH 5.15.0).
• Diimplementasikan dukungan semi-colon ';' seperti in-line karakter komentar untuk PSPICE fl avor (DDIsa05769 - SMASH 5.15.0).
• Peningkatan ekstraksi DC digunakan oleh FFT (DDIsa05774 - SMASH 5.15.0).
• Diimplementasikan suhu standar sama dengan 25 degC ketika HSPICE fl avor dipilih (DDIsa05790 - SMASH 5.15.0).
• Dipercepat pemuatan fl attened netlists SPICE (DDIsa05791 - SMASH 5.15.0).
• Ditambahkan & quot; lang = & quot; pilihan untuk direktif LIB untuk memungkinkan menentukan bahasa deskripsi perangkat keras (DDIsa05895 - SMASH 5.15.0).
• September 30, 2010 Page 10 / 5.15.1 23SMASH, Gober 2.4.1 & SHAKER 5.15.1 Fitur Baru
• Diimplementasikan ditingkatkan parsing SPICE untuk mempercepat parsing dan memberikan laporan kesalahan yang lebih baik termasuk fi le dan nomor baris (DDIsa01619 - SMASH 5.15.1).
• Peningkatan konvergensi untuk beberapa model PSPICE dengan meningkatkan deteksi dari non fi nite (NaN) nilai selama operasi-point dan analisis transien (DDIsa03199 - SMASH 5.15.1).
• Diimplementasikan parsing SPICE arahan Sertakan dalam sub-sirkuit untuk kompatibilitas HSPICE (DDIsa04326 - SMASH 5.15.1).
• Diimplementasikan parsing SPICE arahan LIB di sub-sirkuit untuk kompatibilitas HSPICE (DDIsa05538 - SMASH 5.15.1).
• penanganan Diimplementasikan dari con fi preferensi per-sirkuit gurasi (DDIsa06035 - SMASH 5.15.1).
• Diimplementasikan kemungkinan untuk mengasosiasikan script Tcl dengan sirkuit untuk mendaftarkan sirkuit spesifik fungsi kait (DDIsa06098 - SMASH 5.15.1).
• Peningkatan penanganan kontrol simulator fi le update sehingga fi le asli tidak rusak ketika tidak ada ruang yang tersisa pada disk (DDIsa06209 - SMASH 5.15.1).
• Modi fi kation:
• Modi fi kasi penanganan simulasi analog untuk menghentikan simulasi ketika data gelombang tidak dapat ditulis ke biner fi les, untuk
• contoh ketika ada ruang disk jika tersedia (DDIsa05907 - SMASH 5.15.0).
• Berubah pesan kesalahan pesan peringatan ketika metode konvergensi PowerUp gagal selama analisis operasi-point (DDIsa05980 - SMASH 5.15.0).
• Modi fi ed keterbatasan untuk kit SPICE ketika menggunakan opsi Discovery (DDIsa06011 - SMASH 5.15.0).
• Modi fi kasi generasi operasi-titik fi le sehingga logika terkait data tidak output dengan default dan dapat diaktifkan melalui preferensi aplikasi (DDIsa05154 - SMASH 5.15.1).
• Modi fi kasi penanganan sinyal logika dalam hirarki sirkuit Verilog menghubungkan SPICE sub-sirkuit untuk tidak membuat perangkat yang tidak perlu antarmuka (DDIsa05442 - SMASH 5.15.1).
• Modi fi ed parameter 'OP' arahan '.AC' dan '.NOISE' yang harus memiliki nilai default yang sama (DDIsa06037 - SMASH 5.15.1).
• Modi fi kasi penanganan deskripsi logika disusun sehingga BSM antara fi les dapat dimuat ketika kode sumber Verilog tidak tersedia (DDIsa06186 - SMASH 5.15.1).
• Dikoreksi embeddedWinelib untuk memungkinkan pemuatan fi les dengan nama-nama jalan yang sangat panjang di Linux (DDIsa06193 - SMASH 5.15.1).
• penanganan Dioptimalkan beberapa pemblokiran memberikan pada sinyal di delta-siklus yang sama (DDIsa06281 - SMASH 5.15.1).
• Bug fi xing:
• manajemen Dikoreksi dari Spice ke Verilog Instansiasi ketika melewati Spice parameter nyata untuk parameter Verilog bilangan bulat (DDIsa03293 - SMASH 5.15.0).
• Dikoreksi perhitungan daya analog ketika perangkat SPICE langsung dipakai dari Verilog-A (DDIsa05921 - SMASH 5.15.0).
• Mengoreksi operasi-titik fi le output ketika pemilih informasi perangkat diatur ke & quot; SEMUA informasi & quot; (DDIsa05923 - SMASH 5.15.0).
• Dikoreksi kebocoran memori yang terjadi saat menutup rangkaian dengan .print dan .PRINTALL arahan dalam kontrol simulator fi le (DDIsa05946 - SMASH 5.15.0).
• Dikoreksi VEC_WRITE yang menambahkan data ke akhir VEC fi le saat simulasi dijalankan beberapa kali (DDIsa06007 - SMASH 5.15.0).
• Dikoreksi kebocoran memori yang terjadi saat menutup rangkaian dengan arahan .MEASURE dalam kontrol simulator fi le (DDIsa06008 - SMASH 5.15.0).
• Dikoreksi kesalahan dealokasi memori ketika direktif LIB menghasilkan kesalahan parsing yang dapat menyebabkan SMASH untuk membekukan (DDIsa06017 - SMASH 5.15.0).
• Dikoreksi kecelakaan yang bisa terjadi selama analisis operasi-titik sirkuit dengan deskripsi VHDL-AMS (DDIsa06021 - SMASH 5.15.0).
• Dikoreksi VEC_READ veri fi kation template analog yang salah ketika VOH dan nilai-nilai VOL tidak cocok VIH dan VIL nilai (DDIsa06022 - SMASH 5.15.0).
• inisialisasi Dikoreksi dari model fungsi Laplace yang bisa salah selama analisis operasi-point (DDIsa06026 - SMASH 5.15.0)
.
• penanganan Dikoreksi jaring yang tidak terpakai di Verilog-A deskripsi yang menciptakan entri dalam matriks dan menyebabkan masalah konvergensi (DDIsa05229 - SMASH 5.15.1).
• penanganan Dikoreksi parameter otomatis TEMPER ketika menjalankan Sapu analisis (DDIsa05368 - SMASH 5.15.1).
• penanganan Dikoreksi dari fungsi tabel yang jatuh ketika nilai-nilai 'x' tidak didefinisikan dalam meningkatkan order (DDIsa05969 - SMASH 5.15.1).
• Dikoreksi Verilog-Sebuah operator Laplace yang dapat menyebabkan kesulitan- kesulitan untuk fi nd sebuah operasi-point (DDIsa06027 - SMASH 5.15.1).
• Dikoreksi ketergantungan penanganan Verilog fi les disertakan dengan 'termasuk direktif yang diabaikan oleh manajemen ketergantungan. (DDIsa06030 - SMASH 5.15.1)
• koneksi Dikoreksi sinyal logika ke port analog yang tidak lagi membuat modul antarmuka (DDIsa06052 -SMASH 5.15.1).
• Correctedmeasurements on-sinyal kecil gelombang fi les dan menambahkan alias formeasure direktif fi le parameter (DDIsa06065 - SMASH 5.15.1).
• penanganan Dikoreksi dari .JITTER direktif yang tidak diambil setelah sirkuit reload. (DDIsa06080 - SMASH 5.15.1)
• Dikoreksi kecelakaan yang dapat terjadi selama inisialisasi dari Verilog-Sebuah sinyal analog (DDIsa06097 - SMASH 5.15.1).
• penanganan Dikoreksi sinyal VHDL-AMS DOMAIN yang tidak diperbarui untuk analisis sinyal kecil ketika operatingpoint atau analisis transien dijalankan pertama fi (DDIsa06103 - SMASH 5.15.1).
• penanganan Dikoreksi dari direktif '.TRACE' yang seharusnya tidak menjadi kasus sensitif pada gelombang 'ONOISE' selama analisis suara (DDIsa06106 - SMASH 5.15.1).
• Fitur:
• dikoreksi dihasilkan dari VCD fi les yang bisa salah ketika kenangan dijiplak (DDIsa06108 - SMASH 5.15.1).
• Dikoreksi kecelakaan yang terjadi ketika menjalankan analisis operasi-titik beberapa dalam modus batch dan mengarahkan output ke
• fi le (DDIsa06161 - SMASH 5.15.1)
.
• tabungan Dikoreksi dari .FFT hasil fi le saat & quot; rata-rata & quot; diaktifkan (DDIsa06171 - SMASH 5.15.1).
• Dikoreksi SNR & THD perhitungan bila dilakukan di jendela generik dari .FFT hasil fi le (DDIsa06192 - SMASH 5.15.1).
• Dikoreksi dihasilkan ICD fi le nama yang disimpan dengan indeks off oleh satu ketika menjalankan analisis carlo Monte (DDIsa06211 - SMASH 5.15.1).
• display Dikoreksi dari hasil pengukuran DC terduga fi le pesan kesalahan saat menjalankan Sapu dan Monte-Carlo analisis (DDIsa06234 - SMASH 5.15.1).
• penanganan Dikoreksi komentar inline dimulai dengan '$' karakter dalam arahan (DDIsa06235 - SMASH 5.15.1).
• penanganan Dikoreksi ketergantungan antara parameter TEMPER dan temp direktif (DDIsa06245 - SMASH 5.15.1)
.
• Dikoreksi SPICE sub-sirkuit Instansiasi dari deskripsi logika yang bisa gagal jika instantiating beberapa sub-sirkuit (DDIsa06248 - SMASH 5.15.1).
• Dikoreksi gelombang superposing yang dinonaktifkan untuk logika simulasi (DDIsa06258 - SMASH 5.15.1)
.
• Dikoreksi tampilan nilai di Tera (DDIsa06264 - SMASH 5.15.1).
• penanganan Dikoreksi dari netlists sirkuit dengan dependensi perpustakaan melingkar ditemukan di beberapa spesifik pengecoran perpustakaan fi les yang menyebabkan kecelakaan (DDIsa06276 - SMASH 5.15.1).
• SMASH - SPICE:
• Fitur tambahan:
• Diimplementasikan dukungan direktif '.OPTION TNOM = val' untuk kompatibilitas dengan HSPICE (DDIsa05531 - SMASH 5.15.0).
• Diimplementasikan dukungan semi-colon ';' seperti in-line karakter komentar untuk PSPICE fl avor (DDIsa05769 - SMASH 5.15.0).
• Peningkatan ekstraksi DC digunakan oleh FFT (DDIsa05774 - SMASH 5.15.0).
• Dipercepat pemuatan fl attened netlists SPICE (DDIsa05791 - SMASH 5.15.0).
• model perangkat SPICE Terpadu versi PSP 103.1 (DDIsa05936 - SMASH 5.15.0).
• Diimplementasikan ditingkatkan parsing SPICE untuk mempercepat parsing dan memberikan laporan kesalahan yang lebih baik termasuk fi le dan nomor baris (DDIsa01619 - SMASH 5.15.1).
• Peningkatan konvergensi untuk beberapa model PSPICE dengan meningkatkan deteksi dari non fi nite (NaN) nilai selama operasi-point dan analisis transien (DDIsa03199 - SMASH 5.15.1).
• Diimplementasikan parsing SPICE arahan Sertakan dalam sub-sirkuit untuk kompatibilitas HSPICE (DDIsa04326 - SMASH 5.15.1).
• Diimplementasikan parsing SPICE arahan LIB di sub-sirkuit untuk kompatibilitas HSPICE (DDIsa05538 - SMASH 5.15.1).
• Diimplementasikan dukungan untuk nama-nama yang berbeda yang Verilog-AMS fi les constants.vams dan disciplines.vams dapat memiliki (DDIsa06152 - SMASH 5.15.1).
• Modi fi kation:
• Modi fi kasi penanganan simulasi analog untuk menghentikan simulasi ketika data gelombang tidak dapat ditulis ke biner fi les, untuk
• contoh ketika ada ruang disk jika tersedia (DDIsa05907 - SMASH 5.15.0).
• Berubah pesan kesalahan pesan peringatan ketika metode konvergensi PowerUp gagal selama analisis operasi-point (DDIsa05980 - SMASH 5.15.0).
• Modi fi kasi penanganan sinyal logika dalam hirarki sirkuit Verilog menghubungkan SPICE sub-sirkuit untuk tidak membuat perangkat yang tidak perlu antarmuka (DDIsa05442 - SMASH 5.15.1).
• Modi fi ed parameter 'OP' arahan '.AC' dan '.NOISE' yang harus memiliki nilai default yang sama (DDIsa06037 - SMASH 5.15.1).
• Modi fi kasi penanganan sumber-sumber kebisingan sehingga suara sementara tidak dihitung selama analisis power-up (DDIsa06221 - SMASH 5.15.1).
• Bug fi xing:
• manajemen Dikoreksi dari Spice ke Verilog Instansiasi ketika melewati Spice parameter nyata untuk parameter Verilog bilangan bulat (DDIsa03293 - SMASH 5.15.0).
• Dikoreksi perhitungan daya analog ketika perangkat SPICE langsung dipakai dari Verilog-A (DDIsa05921 - SMASH 5.15.0).
• Mengoreksi operasi-titik fi le output ketika pemilih informasi perangkat diatur ke & quot; SEMUA informasi & quot; (DDIsa05923 - SMASH 5.15.0).
• Dikoreksi kebocoran memori yang terjadi saat menutup rangkaian dengan .print dan .PRINTALL arahan dalam kontrol simulator fi le (DDIsa05946 - SMASH 5.15.0).
• penanganan Dikoreksi parameter otomatis TEMPER ketika menjalankan Sapu analisis (DDIsa05368 - SMASH 5.15.1).
• penanganan Dikoreksi dari fungsi tabel yang jatuh ketika nilai-nilai 'x' tidak didefinisikan dalam meningkatkan order (DDIsa05969 - SMASH 5.15.1).
• Correctedmeasurements on-sinyal kecil gelombang fi les dan menambahkan alias formeasure direktif fi le parameter (DDIsa06065 - SMASH 5.15.1).
• penanganan Dikoreksi dari .JITTER direktif yang tidak diambil setelah sirkuit reload. (DDIsa06080 - SMASH 5.15.1)
• Dikoreksi parsing sumber VNOISE untuk parameter XScale dan YSCALE dan diperbarui dokumentasi (DDIsa06090 - SMASH 5.15.1)
.
• penanganan Dikoreksi dari direktif '.TRACE' yang seharusnya tidak menjadi kasus sensitif pada gelombang 'ONOISE' selama analisis suara (DDIsa06106 - SMASH 5.15.1).
• September 30, 2010 Page 14 / 5.15.1 23SMASH, Gober 2.4.1 & SHAKER 5.15.1 Fitur Baru
• parsing Dikoreksi model bipolar parameter TREF yang dibacakan di Kelvin bukannya Celcius (DDIsa06137 - SMASH 5.15.1).
• Dikoreksi kecelakaan yang terjadi ketika menjalankan analisis operasi-titik beberapa dalam modus batch dan mengarahkan output ke fi le (DDIsa06161 - SMASH 5.15.1)
.
• tabungan Dikoreksi dari .FFT hasil fi le saat & quot; rata-rata & quot; diaktifkan (DDIsa06171 - SMASH 5.15.1).
• Dikoreksi SNR & THD perhitungan bila dilakukan di jendela generik dari .FFT hasil fi le (DDIsa06192 - SMASH 5.15.1).
• Dikoreksi dihasilkan ICD fi le nama yang disimpan dengan indeks off oleh satu ketika menjalankan analisis carlo Monte (DDIsa06211 - SMASH 5.15.1).
• display Dikoreksi dari hasil pengukuran DC terduga fi le pesan kesalahan saat menjalankan Sapu dan Monte-Carlo analisis (DDIsa06234 - SMASH 5.15.1).
• penanganan Dikoreksi komentar inline dimulai dengan '$' karakter dalam arahan (DDIsa06235 - SMASH 5.15.1).
• penanganan Dikoreksi ketergantungan antara parameter TEMPER dan temp direktif (DDIsa06245 - SMASH 5.15.1)
.
• penanganan Dikoreksi dari UNIT = parameter HERTZ untuk deskripsi polinomial dalam model Laplace (DDIsa06255 - SMASH 5.15.1).
• penanganan Dikoreksi dari netlists sirkuit dengan dependensi perpustakaan melingkar ditemukan di beberapa spesifik pengecoran perpustakaan fi les yang menyebabkan kecelakaan (DDIsa06276 - SMASH 5.15.1).
• SMASH - Verilog & Verilog-AMS:
• Fitur tambahan:
• Diimplementasikan dukungan dari Verilog-2001 parameter deklarasi dengan berbagai kation spesifik (DDIsa00671 - SMASH 5.15.0).
• manajemen Diimplementasikan Verilog & quot; $ dist_ & quot; fungsi sistem untuk distribusi probabilistik (DDIsa01729 - SMASH 5.15.0).
• Diimplementasikan semantik verifikasi untuk Verilog tugas memungkinkan dan nilai-nilai diteruskan argumen (DDIsa01769 - SMASH 5.15.0).
• Diimplementasikan semantik verifikasi untuk Verilog tugas memungkinkan dan nilai-nilai diteruskan argumen (DDIsa01872 - SMASH 5.15.0).
• penggunaan Diimplementasikan integer, real, realtime dan ekspresi waktu jenis sebagai argumen tugas Verilog pengguna dan fungsi (DDIsa02157 - SMASH 5.15.0).
• Ditambahkan deteksi statis dan dinamis berhingga loop di Verilog & quot; selalu & quot; dan & quot; selamanya & quot; pernyataan hanya berisi nonblocking pernyataan penugasan (DDIsa02772 - SMASH 5.15.0).
• penerbitan Diimplementasikan pesan peringatan ketika menggunakan nilai jenis nyata dengan% d format Verilog $ sistem tampilan tugas (DDIsa02799 - SMASH 5.15.0).
• Diimplementasikan dukungan dari deklarasi pelabuhan modul Verilog-2001 di ANSI gaya (DDIsa03035 - SMASH 5.15.0).
• Diimplementasikan dukungan dari Verilog-Sebuah operator analog Laplace (DDIsa03060 - SMASH 5.15.0).
• manajemen Diimplementasikan kekuatan spesifikasi-spesifikasi dalam deklarasi sinyal Verilog (DDIsa03179 - SMASH 5.15.0).
• manajemen Diimplementasikan Verilog deklarasi variabel dalam pernyataan blok (DDIsa03243 - SMASH 5.15.0).
• Meningkatkan Verilog parsing pesan kesalahan ketika mengaktifkan fungsi dideklarasikan pengguna (DDIsa03300 - SMASH 5.15.0).
• Diimplementasikan dukungan dari Verilog-2001 & quot; localparam & quot; deklarasi (DDIsa03302 - SMASH 5.15.0).
• manajemen Diimplementasikan Verilog deklarasi variabel dalam laporan sekuensial dan paralel Blok (DDIsa03358 - SMASH 5.15.0).
• Diimplementasikan mengeluarkan pesan peringatan ketika Verilog UDP berisi saling bertentangan entri tabel (DDIsa03473 - SMASH 5.15.0).
• penanganan Diimplementasikan Verilog (non) menghalangi tugas dengan penundaan intra dalam laporan bernama blok (DDIsa03649 - SMASH 5.15.0).
• Meningkatkan runtime kompilasi ketika mendeklarasikan dan menggunakan beberapa tugas Verilog pengguna (DDIsa03780 - SMASH 5.15.0).
• Diimplementasikan dukungan dari Verilog-2001 & quot; @ * & quot; Pernyataan (DDIsa03845 - SMASH 5.15.0).
• manajemen Diimplementasikan ekspresi Rangkaian dengan nilai konstan yang dilewatkan ke Verilog tugas atau fungsi argumen (DDIsa03872 - SMASH 5.15.0).
• Diimplementasikan dukungan dari Verilog & quot; @ (ekspresi event) & quot; ketika ekspresi mengandung operator (DDIsa04093 - SMASH 5.15.0).
• penanganan Diimplementasikan Verilog & quot; 'skala waktu & quot; arahan dengan & quot; 10s & quot; dan & quot; 100 & quot; unit (DDIsa04112 - SMASH 5.15.0).
• Peningkatan pesan kesalahan yang dikeluarkan ketika kompilasi dan mengelaborasi model Verilog (DDIsa04173 - SMASH 5.15.0).
• deteksi statis dan dinamis Diimplementasikan dari berhingga loop di Verilog & quot; selamanya & quot; Pernyataan (DDIsa04253 - SMASH 5.15.0).
• Diimplementasikan Verilog Instansiasi gate array di mana sambungan adalah sinyal skalar (DDIsa04689 - SMASH 5.15.0).
• Upgrade tertanam Verilog parser untuk membuka jalan bagi Verilog 2001, Verilog-AMS 2.3, dan SystemVerilog (DDIsa04784 - SMASH 5.15.0).
• penanganan Diimplementasikan selama simulasi perubahan nilai keterlambatan dalam Verilog laporan tugas kontinyu (DDIsa04799 - SMASH 5.15.0).
• Diimplementasikan dukungan dari bit-seleksi dan bagian-seleksi pada Verilog & quot; bilangan bulat & quot; variabel dalam kiri ekspresi sisi konteks (DDIsa04853 - SMASH 5.15.0).
• Diimplementasikan dukungan dari bit-seleksi dan bagian-seleksi pada Verilog & quot; waktu & quot; variabel dalam kiri ekspresi sisi konteks (DDIsa04854 - SMASH 5.15.0).
• Diimplementasikan dukungan pelabuhan deklarasi Verilog dengan & quot; tri0 & quot; atau & quot; tri1 & quot; net-jenis (DDIsa04979 - SMASH 5.15.0).
• penanganan Diimplementasikan jenis data yang berbeda namun kompatibel untuk ekspresi dilewatkan ke Verilog fungsi argumen (DDIsa05053 - SMASH 5.15.0).
• Peningkatan pesan kesalahan Verilog ketika ketidaksesuaian koneksi terjadi selama elaborasi (DDIsa05640 - SMASH 5.15.0).
• penanganan Diimplementasikan Verilog $ berhenti dan $ system fi nish tugas sebagai pernyataan fungsi (DDIsa05743 - SMASH 5.15.0).
• Fitur:
• penanganan Diimplementasikan Verilog sinyal paruh pilihan sebagai koneksi yang sebenarnya pada port output (DDIsa05748 - SMASH 5.15.0).
• Diimplementasikan SDF penjelasan penanganan pada Verilog & quot; $ setuphold & quot; dengan negatif & quot; setup & quot; atau & quot; terus & quot; nilai (DDIsa05947 - SMASH 5.15.0).
• Diimplementasikan penanganan di Verilog-A beberapa blok analog (DDIsa05984 - SMASH 5.15.0).
• Diimplementasikan mengeluarkan pesan kesalahan ketika menggunakan port listrik Verilog yang kiri-sisi pernyataan penugasan terus menerus (DDIsa05997 - SMASH 5.15.0).
• Diimplementasikan dukungan dari 'masuk' kata kunci dalam deklarasi mendaftar Verilog (DDIsa03766 - SMASH 5.15.1).
• Diimplementasikan dukungan untuk Verilog keterlambatan penjelasan menggunakan kompresi (gzip) SDF fi les. (DDIsa05504 - SMASH 5.15.1)
• Diimplementasikan dukungan untuk parameter Verilog PATHPULSE $ dengan batas penolakan (DDIsa06094 - SMASH 5.15.1).
• Peningkatan penanganan multi-threading untuk deskripsi analog Verilog-AMS (DDIsa06200 - SMASH 5.15.1).
• Modi fi kation:
• Dihapus batasan 32 bit pada Verilog nilai parameter untuk biner, oktal dan heksadesimal literal (DDIsa01718 - SMASH 5.15.0).
• Modi fi kasi Verilog tampilan nilai waktu yang terbatas 32 bit dan yang sekarang memungkinkan 64 bit nilai (DDIsa02841 - SMASH 5.15.0).
• Modi fi kasi Verilog tugas portsmanagement berperilaku seperti variabel tugas Verilog sehubungan dengan & quot; otomatis & quot; Gaya (DDIsa03960 - SMASH 5.15.0)
.
• Modi kompilasi fi kasi penanganan model Verilog dengan besar (seperti 2000) jumlah deklarasi parameter yang sebelumnya gagal untuk mengkompilasi (DDIsa04122 - SMASH 5.15.0).
• Modi kompilasi fi kasi penanganan model Verilog dengan besar (seperti 200000) sejumlah pernyataan di & quot; awal & quot; atau & quot; selalu & quot;
• blok yang sebelumnya gagal untuk mengkompilasi (DDIsa04525 - SMASH 5.15.0).
• Modi fi kasi penanganan Verilog Model perpustakaan sehingga tidak valid atau belum didukung model tidak mencegah menggunakan model lain (DDIsa05604 - SMASH 5.15.0).
• Pesan Modi fi kasi Verilog sehingga posisi kode sumber di mana kesalahan terjadi dapat ditampilkan dengan link yang dapat diklik (DDIsa05944 - SMASH 5.15.0).
• Modi fi kasi generasi operasi-titik fi le sehingga logika terkait data tidak output dengan default dan dapat diaktifkan melalui preferensi aplikasi (DDIsa05154 - SMASH 5.15.1).
• Modi fi kasi penanganan sinyal logika dalam hirarki sirkuit Verilog menghubungkan SPICE sub-sirkuit untuk tidak membuat perangkat yang tidak perlu antarmuka (DDIsa05442 - SMASH 5.15.1).
• penggunaan diperpanjang ekspresi Verilog mintypmax sehingga mereka tidak terbatas pada nilai-nilai parameter (DDIsa06029 - SMASH 5.15.1).
• Ditambahkan link sumber yang hilang dalam pesan kesalahan yang dikeluarkan untuk melaporkan fi le ketika mendeklarasikan beberapa variabel Verilog / kabel dengan nama yang sama (DDIsa06040 - SMASH 5.15.1).
• Halaman 17/23 30 September Fitur 2010NEW SMASH 5.15.1, Gober 2.4.1 & SHAKER 5.15.1
• Modi fi kasi penanganan peringatan mengenai penggunaan default Verilog skala waktu sehingga dikeluarkan hanya ketika skala waktu yang digunakan oleh modul (DDIsa06050 - SMASH 5.15.1)
.
• Modi fi kasi penanganan deskripsi logika disusun sehingga BSM antara fi les dapat dimuat ketika kode sumber Verilog tidak tersedia (DDIsa06186 - SMASH 5.15.1).
• Peningkatan pesan kesalahan Verilog dalam hal fungsi sistem yang tidak diketahui, tidak didukung fungsi sistem dan tidak didukung gaya panggilan (DDIsa06188 - SMASH 5.15.1).
• penanganan Dioptimalkan beberapa pemblokiran memberikan pada sinyal di delta-siklus yang sama (DDIsa06281 - SMASH 5.15.1).
• Bug fi xing:
• Dikoreksi kecelakaan yang terjadi ketika Verilog scalarmodule masukan deklarasi itu diredeklarasi sebagai kawat vektor (DDIsa02987 - SMASH 5.15.0).
• Dikoreksi pengecekan di Verilog-A jenis matematika operan (DDIsa03019 - SMASH 5.15.0).
• penanganan Dikoreksi deklarasi maju sinyal Verilog (DDIsa03068 - SMASH 5.15.0).
• dukungan Dikoreksi di Verilog-A di fi nite nilai dalam kisaran parameter spesifikasi-spesifikasi (DDIsa03251 - SMASH 5.15.0).
• manajemen Dikoreksi dari Spice ke Verilog Instansiasi ketika melewati Spice parameter nyata untuk parameter Verilog bilangan bulat (DDIsa03293 - SMASH 5.15.0).
• penanganan Dikoreksi Verilog nilai konstan 2147483648 yang sebelumnya gagal untuk mengkompilasi (DDIsa03746 - SMASH 5.15.0).
• Dikoreksi kecelakaan yang bisa terjadi karena eksepsi tidak tertangkap dalam model Verilog (DDIsa03931 - SMASH 5.15.0).
• Dikoreksi kesalahan kompilasi ketika Verilog argumen keluaran tugas diteruskan ke sub-tugas yang memungkinkan (DDIsa03963 - SMASH 5.15.0).
• penanganan Dikoreksi analisis cakupan dengan Verilog ekspresi yang mengandung logika dan argumen nyata (DDIsa05199 - SMASH 5.15.0).
• Evaluasi Dikoreksi Verilog ekspresi replikasi di mana konstanta adalah nol (DDIsa05227 - SMASH 5.15.0).
• penanganan Dikoreksi deklarasi maju variabel Verilog (DDIsa05232 - SMASH 5.15.0).
• Dikoreksi kecelakaan yang terjadi di Verilog-A saat menggunakan sebuah array input dalam fungsi analog. (DDIsa05431 - SMASH 5.15.0)
• penanganan Dikoreksi nilai negatif untuk port rentang Verilog (DDIsa05520 - SMASH 5.15.0).
• Dikoreksi perhitungan daya analog ketika perangkat SPICE langsung dipakai dari Verilog-A (DDIsa05921 - SMASH 5.15.0).
• tugas Dikoreksi Verilog parameter nyata untuk VHDL bilangan bulat generik di mana nilai terpotong bukan bulat (DDIsa05948 - SMASH 5.15.0).
• perilaku Dikoreksi Verilog MOS switch sehingga mereka menyebarkan kekuatan masukan berubah bahkan jika tidak ada tingkat tepi terjadi (DDIsa05949 - SMASH 5.15.0).
• Fitur:
• perilaku Dikoreksi Verilog & quot; $ terus & quot; dan & quot; $ pemulihan & quot; fungsi waktu-cek yang bisa melaporkan pelanggaran yang salah pada inisialisasi simulasi (DDIsa05993 - SMASH 5.15.0).
• Dikoreksi nama primitif SPICE isine dan vsine yang tidak dimuat seperti yang dijelaskan dalam LRM (DDIsa06009 - SMASH 5.15.0).
• inisialisasi Dikoreksi dari model fungsi Laplace yang bisa salah selama analisis operasi-point (DDIsa06026 - SMASH 5.15.0)
.
• Dikoreksi memicu sensitivitas pada variabel Verilog ditugaskan beberapa kali dalam delta-siklus tunggal (DDIsa04932 - SMASH 5.15.1).
• penanganan Dikoreksi jaring yang tidak terpakai di Verilog-A deskripsi yang menciptakan entri dalam matriks dan menyebabkan masalah konvergensi (DDIsa05229 - SMASH 5.15.1).
• Dikoreksi Verilog-Sebuah operator Laplace yang dapat menyebabkan kesulitan- kesulitan untuk fi nd sebuah operasi-point (DDIsa06027 - SMASH 5.15.1).
• Dikoreksi ketergantungan penanganan Verilog fi les disertakan dengan 'termasuk direktif yang diabaikan oleh manajemen ketergantungan. (DDIsa06030 - SMASH 5.15.1)




• Perbaikan:


• Fitur:


• Fitur tambahan:



• Fitur tambahan:



• Fitur tambahan:
• Fitur: